Please use this identifier to cite or link to this item:
https://hdl.handle.net/10953.1/8632
| Title: | Panel para Test Funcional de Circuitos Digitales |
| Authors: | Carvajal-Padilla, José-Luis |
| metadata.dc.contributor.advisor: | Muñoz-Díez, José-Vicente Nieto-Nieto, Luis-Miguel |
| metadata.dc.contributor.other: | Universidad de Jaén. Ingeniería Electrónica y Automática |
| Abstract: | Este TFG abarca el diseño de un entrenador de electrónica digital capaz de interactuar desde una interfaz gráfica instalada en PC con un circuito digital, a través de una plataforma hardware de bajo coste. Con este entrenador se podrán aplicar secuencias de estímulos al circuito digital, ya sea de forma manual o automática, representando su respuesta en pantalla mediante LED, displays de 7 segmentos, tablas numéricas y cronogramas, permitiendo además exportar dichas respuestas a un archivo .csv. |
| Issue Date: | 22-Jun-2018 |
| Publisher: | Jaén: Universidad de Jaén |
| metadata.dc.rights: | info:eu-repo/semantics/restrictedAccess |
| Appears in Collections: | Grado en Ingeniería Electrónica Industrial (E.P.S. Jaén) |
Files in This Item:
NO SE HA AUTORIZADO la consulta de los documentos asociados
This item is protected by original copyright |
Items in TAUJA are protected by copyright, with all rights reserved, unless otherwise indicated.